Simulação em VHDL de máquinas de estados finitas hierárquicas
Palavras-chave:
VHDL, Máquinas de Mealy, Máquinas de Moore, Grafos hierárquicos
Resumo
Este artigo descreve a simulação em VHDL de máquinas de estados finitas hierárquicas. São referidos os resultados obtidos com a simulação do modelo descrito em [1], é introduzido um novo modelo e discutidas as suas vantagens. Ambos os modelos das máquinas de Mealy e Moore são considerados. O modelo considerado providencia novas facilidades, tais como flexibilidade, extensibilidade e reutilização de um algoritmo descrito por grafos hierárquicos.
