Geração de vectores de teste por emparelhamento

Resumo

Este artigo apresenta um método que permite gerar vectores de teste para placas electrónicas compostas por módulos cuja descrição estrutural é desconhecida. Os únicos dados disponíveis são os vectores de teste de cada módulo em separado, a sua cobertura sobre as entradas/saídas primárias de cada módulo fornecidas pelo fabricante e a composição da placa. Este método permite gerar vectores de teste para testar uma placa a partir das suas entradas/saídas primárias e foi automatizado, resultando na implementação de uma ferramenta iterativa desenvolvida em linguagem C.