Síntese de circuitos conformes com o standard Boundary Scan

Resumo

Este artigo apresenta uma ferramenta que permite a inclusão de facilidades de teste ao nível da descrição VHDL de um circuito integrado. A lógica de teste incluida respeita o standard Boundary Scan.