Delay analysis of a current source CMOS inverter for use in voltage controlled delay lines
Resumo
Este artigo apresenta um elemento de atraso CMOS com aplicação em linhas de atraso controladas por tensão, como é o caso das utilizadas nas Delay Locked Loops. Este elemento baseia-se num inversor modificado com fonte de corrente. A análise feita mostra uma maior linearidade da sua característica de atraso versus tensão de controlo do que a obtida através de células de atraso convencionais. São derivadas expressões para o tempo de atraso da célula proposta em termos dos parêmetros físicos dos seus componentes e apresentados resultados comparativos destas expressões com simulações feitas em SPICE.
