Design of a communication and shared memory management unit

  • Joaquim Castro Ferreira
  • António Rui Borges

Resumo

Neste artigo apresentam-se as principais características da arquitectura e as etapas de projecto de um circuito gestor de memória partilhada e de comunicações pertencente a uma malha multiprocessador do tipo MIMD. Este circuito foi completamente especificado, tendo sido posteriormente implementado sob a forma de um circuito integrado semi-personalisado de aplicação específica (ASIC), baseado em células lógicas padrão. A biblioteca de células lógicas padrão usada foi a ES2 ECPD10, para a tecnologia N-Well CMOS 1.0pm. A ferramenta de CAD utilizada foi o Cadence Edge na sua configuração ES2 SOLO 2030.

Publicado
1997-01-01
Secção
Artigos