Sudoku em FPGA

Resumo

Este artigo descreve a implementação de solucionadores de puzzles Sudoku, desenvolvidos no âmbito dos sistemas reconfiguráveis. Deste modo, foram projetadas três arquiteturas: Simples, apenas capaz de resolver puzzles simples, Tentativa e Erro, que implementa um algoritmo de Breadth-FirstSearch para solucionar puzzles mais complexos, e, por fim,Tentativa e Erro com Processamento Paralelo. A implementação e teste foram realizadosnuma FPGA da família Spartan-3E da Xilinx, usando, para isso, uma placa de prototipagem da Digilent. Os resultados obtidos foram comparados entre as três implementações e outros solucionadores existentes. O projeto foi desenvolvido noâmbito da Dissertação de Mestrado “Sudoku em FPGA”.