

representing a first step in developing a versatile and autonomous manipulation system.

Título: Processador Neuronal Virtual Digital para Implementação VLSI

Title: A Digital Neural Virtual Processor for VLSI

Autor/Author: Jorge Manuel Borda d'Águia Velez

Orientador/Advisor: António de Brito Ferrari

Data Apresentação/Acceptance Date: 05/95

Palavras Chave: Processador neuronal, representação numérica, verilog, processamento paralelo, análise de desempenho

Key Words: Neural networks, parallel processing, verilog

Mestrado/M.S.

Resumo

A dissertação presente constitui a descrição do projecto de um processador neuronal digital virtual, a ser fabricado em tecnologia VLSI, e do procedimento de desenvolvimento adoptado utilizando uma linguagem de descrição de hardware - Verilog HDL.

Através de Verilog e do respectivo simulador Verilog-XL, foi projectado o processador neuronal e construída uma plataforma de simulação para o sistema de processamento - neurocomputador.

A arquitectura, do tipo multi-processador sobre um barramento único, funciona como coprocessador de um computador convencional - o *host*. O processador projectado visa a implementação eficiente do algoritmo de treino backpropagation sobre o perceptrão multicamada. Através de uma versão reorganizada do algoritmo e de unidades independentes e assíncronas, para comunicação e processamento, consegue-se um bom mapeamento da arquitectura com as exigências de comunicação entre processadores.

O processador, microprogramado com uma arquitectura do tipo RISC, integra uma unidade de vírgula flutuante para efectuar os cálculos intrínsecos ao modelo do neurónio utilizado. A precisão moderada exigida na execução de redes *backpropagation*, permite a adopção de uma mantissa de tamanho reduzido, facultando maior desempenho em termos de capacidade e de velocidade de operação para o mesmo custo por pastilha VLSI. O formato utilizado resultou de um estudo empírico sobre o comprimento de palavra necessário durante o treino. Para tal efeito foi construído um simulador em linguagem C que simula as limitações da representação, através de uma função de truncagem.

A função de activação utilizada - função sigmoide, foi implementada por tabela. A resolução adoptada derivou também, do estudo com o simulador C construído.

A simulação global do sistema envolveu além do projecto do processador neuronal, a descrição do ambiente necessário ao seu controlo, à sua inicialização e programação. Foi construído um assemblador, com base num sub-conjunto de instruções do neuroprocessador, foram emuladas as funções de controlo do *host*, e criado

um programa de configuração para gerar o código Verilog dependente da configuração e o conteúdo das várias memórias do sistema.

Operando por intermédio do *host* através de *interfaces* independentes, o *hardware* a construir e o simulador formado por: descrição do sistema, assemblador e programa de configuração, são de um ponto de vista funcional, equivalentes para o utilizador.

Com a utilização das capacidades de Verilog HDL e de Verilog-XL, como meio de captura, de teste e de caracterização do projecto realizado, atributos essenciais no desenvolvimento de sistemas digitais de elevada complexidade, o procedimento seguido enquadrar-se perfeitamente nas actuais metodologias de desenvolvimento. A descrição e simulação do sistema de processamento paralelo, integrando um número variável de processadores operando simultaneamente, além da validação da arquitectura, potencializa ainda várias aplicações futuras: no âmbito da optimização do *hardware*, do teste de neuro-software e no estudo de outros problemas próprios dos sistemas de processamento paralelo em geral.

A dissertação escrita e o projecto realizado, constituem de facto, o primeiro passo no sentido da construção de um computador neuronal de elevada versatilidade e desempenho.

Abstract

The present dissertation describes the project of a neural digital virtual processor to be fabricated in VLSI technology, and its development procedure, making use of a hardware description language — Verilog HDL. Through Verilog and its simulator Verilog-XL, the neural processor was designed and a simulation framework for the overall processing system — neurocomputer, was built.

The architecture, a multiprocessor type with a single common bus, operates as a coprocessor of a conventional computer — the host. The processor design is targeted for the efficient implementation of the backpropagation learning algorithm on the multi-layer perceptron. By means of a reorganized version of the algorithm, and adopting independent and asynchronous units for communication and processing, a good mapping between the architecture and its communication requirements, is achieved.

The processor, micro-programmed and with a RISC-type architecture, comprises a floating point unit for the basic neuron model calculations. The moderate precision requirements of backpropagation neural nets, allows for the adoption of a reduced length mantissa. Thus, higher capacity and operating speed for the same VLSI chip costs, can be obtained. The representation format to be used, resulted from an empirical study on the required word-length during the training phase. A C language simulator which implements the representation limitations through an appropriate truncation function, has been built.

The activation function — the sigmoid function, was implemented by a look-up table. Its resolution also derived from the studies with the C neural net simulator.

Besides the neural processor design, the system global simulation involved the surrounding environment description, needed for its control, initialization and programming. An assembler based on a subset of the processor instructions was built, the host controlling tasks were emulated, and a C program for generating the configuration-dependent Verilog code and the system memories contents, has been developed.

Communicating with the host by means of independent interfaces, the neural hardware to be built and the simulator comprising the system description, the assembler and the configuration program, are functionally equivalent to the user.

With the use of the possibilities given by Verilog HDL and Verilog-XL, as tools for capturing, testing and characterising the design, fundamental issues in high complexity digital systems design, the adopted design procedure is in full agreement with the current developing methodologies. The description and system simulation with a variable number of processors operating simultaneously, further than validating the architecture, comprehend a rich set of future application possibilities: toward hardware and software optimization and test, and study of other issues related to parallel processing systems in general.

The design work done and the written dissertation, constitute are a major step in the development of a versatile and high performance neural computer.

Título: Análise de Sistemas Ópticos Coerentes FSK e Estudo de Receptores Ópticos de Elevado Desempenho

Title: Analysis of Coherent FSK Optical Systems and Study of High Performance Optical Receivers

Autor/Author: Carlos Júlio Rodrigues Ferreira Lourenço

Orientador/Advisor: José Ferreira da Rocha

Data Apresentação/Acceptance Date: 06/95

Palavras Chave: Receptores ópticos, sistemas de transmissão coerente

Key Words: Optical receivers, optical tuned front-end, optical fibre system design, coherent systems.

Mestrado/M.S.

Resumo

Este trabalho contribui com um estudo a nível de sistema e com o projecto cuidadoso do receptor óptico, designado vulgarmente por *front-end* óptico, o qual apresenta a novidade de ser simultaneamente balanceado e sintonizado. Assim, a contribuição desta dissertação consiste sobretudo no projecto e arquitectura do sistema, seu dimensionamento global em termos dos parâmetros técnicos e operacionais assim como também no projecto e implementação do *front-end* óptico. Este será aqui apresentado com grande detalhe pois é um bloco de primordial importância para se conseguir alcançar um sistema com elevado desempenho, sendo particularmente

crítico num sistema coerente. O projecto do *front-end* reveste-se de particular dificuldade pelas suas características, nomeadamente, por oferecer uma considerável largura de banda e simultaneamente garantir a minimização do ruído e a maximização do ganho de transimpedância.

Abstract

This work contributes with a study at the system level and the careful design of the optical receiver, especially the optical front-end, which presents the novelty of being balanced and simultaneously tuned. Then the contribution of this dissertation consists firstly on the system design, in terms of the technical and operational parameters, as well as in the design and implementation of the optical front-end. This will be presented here with great detail because it is a crucial block to implement a system with the best performance, being particularly critical in a coherent system. The front-end design is especially difficult due to its characteristics, since it must offer a considerable bandwidth and simultaneously guarantee minimization of noise and maximization of the transimpedance gain.

Título: Estudo da Transmissão Simultânea de Canais Analógicos e Digitais num Sistema de Distribuição de Televisão por Fibra Óptica

Title: Analysis of Simultaneous Transmission of Analogue and Digital Channels in a Optical Fiber Television Delivery System

Autor/Author: Paulo Emanuel da Costa Pereira Afonso

Orientadores/Advisors: A. Manuel de Oliveira Duarte e Paulo Henrique Grilo Domingues

Data Apresentação/Acceptance Date: 09/95

Palavras Chave: Fibra óptica, intermodulação, sobremodulação, clipping, distorção, modulação de subportadoras (SCM), linearidade, televisão

Key Words: Optical fiber, intermodulation noise, overmodulation, clipping, distortion, subcarrier multiplexing (SCM), linearity, television

Mestrado/M.S.

Resumo

Sistemas de multiplexagem de subportadoras para distribuição de televisão e serviços. Função geradora de produtos de intermodulação. Efeito da fase sobre as não linearidades fracas. Sobremodulação e efeito de clipping. Transmissão de subportadoras analógicas e digitais em simultâneo.

Abstract

Subcarrier multiplexing systems for television and services delivery. Source function of intermodulation products. Phasis influence over the weak nonlinearities. Overmodulation and clipping. Simultaneous transmission of analogue and digital subcarriers.